用真值表解释半加法器和全加法器

在组合电路中,采用不同的逻辑门来设计编码器、多路复用器、解码器和解复用器。这些电路有一些特点,比如这个电路的输出主要取决于输入端在任何时候的电平。这个电路不包括任何存储器。输入端的早期状态对电路的当前状态没有任何影响。组合电路的输入和输出为“n”no。输入& ' m ' no。的输出。一些组合电路是半加法器、全加法器、减法器、编码器、解码器、复用器和解复用器。本文讨论了半加法器和全加法器的概述,它使用真值表。

什么是加法者?

加法器是数字逻辑电路在广泛用于添加数字的电子设备中。在许多计算机和其他类型的处理器中,加法商甚至用于计算地址和相关活动,并计算ALU中的表索引,甚至在处理器的其他部分中使用。这些可以建立许多数值表示,例如超出3或二进制编码的小数。添加剂基本上分为两种类型:半加法器和完整加法器。


什么是半加法器和全加法器电路?

半加法器电路有两个输入:a和b,它添加两个输入数字并生成携带和总和。完整的加法器电路有三个输入:a和c,它添加了三个输入数字并产生了携带和总和。本文提供了关于半加法器的目的是有关的详细信息表格形式的全加法器,甚至在电路图。已经提到过,加法器的主要和关键目的是添加。下面是详细的半加法器和全加法器理论。

基本的半加法器和全加法器
基本的半加法器和全加法器

一半加法器

所以,通过半加法器的场景,它增加了两个二进制数字,其中输入位被称为增强和加法,结果是两个输出是总和,另一个是携带。为了执行SUM操作,将XOR应用于输入,并且将门应用于两个输入以产生携带。

HA功能图
HA功能图

而在全加法器电路中,它加了3个1位的数字,其中两个可以称为操作数,另一个称为进位。产生的输出是2位输出,这些可以称为输出进位和和。

通过使用半加法器,您可以在逻辑门的帮助下设计简单的加法。


让我们看一个添加两个比特的例子。

2位半加法器真相表如下:

半加法器真相表
半加法器真相表

0 + 0 = 0
0 + 1 = 1
1 + 0 = 1
1 + 1 = 10

这是最小可能的单位组合。但是1+1的结果是10,求和结果必须重写为2位输出。因此,方程可以写成

0 + 0 = 00
0 + 1 = 1
1 + 0 = 1
1 + 1 = 10

输出' 10 '中的' 1 '被执行。' SUM '是正常输出,' CARRY '是执行。

现在已经清楚了,1位加法器可以在输出“SUM”的异或门和“进位”的与门的帮助下很容易实现。

例如,当我们需要在一起添加两个8位字节时,可以通过使用全加法器逻辑电路来实现它。当您想要添加一个二进制数字数量时,半加法器很有用。

一种开发双二进制添加剂的方法是制作真理表并减少它。当您想制作三位二进制添加剂时,半加法加法操作是一次执行两次。以类似的方式,当您决定制作四位数的加法器时,再次执行操作。有了这个理论,很明显实施简单,但发展是一个时间的过程。

最简单的表达式使用了排他的OR函数:

Sum= A XOR B

进位= A和B

HA逻辑图
HA逻辑图

用基本的And、OR和NOT表示的等价表达式是:

和= A.B + A.B '

VHDL代码半加法器

实体HA是

端口(a:在STD_LOGIC;
b:在STD_LOGIC;
sha: out STD_LOGIC;
cha: out STD_LOGIC);
结束公顷;

上述电路的行为是

开始
Sha <= a xor b;
Cha <= a and b;
端行为

半加法器IC号码

半加法器的实现可以通过高速CMOS数字逻辑集成电路,如74HCXX系列,包括SN74HC08(7408)和SN74HC86(7486)。

一半加法器的局限性

调用这些二进制添加剂的主要原因是半加法器,没有范围使用较早的位来包括携带位。因此,这是一旦像二进制加法器一样使用的主要限制,特别是在涉及添加多个比特的实时情况。因此,可以使用完整的加法器来克服这种限制。

完整的加法器

与半加法器相比,这种加法器很难实施。

全加法器功能图
全加法器功能图

半加法器和全加法器之间的差异是全加法器有三个输入和两个输出,而半加法器只有两个输入和两个输出。前两个输入是A,第三个输入,第三输入是输入作为C-IN的输入。设计全加法器逻辑时,将八个集中在一起,以创建一个字节宽的加法器,并将携带位级联从一个加法器级联到下一个。

FA真实表
FA真实表

输出进位被指定为C-OUT,正常输出被表示为S,即“SUM”。

以上全加器真值表,实现一个完整的加法器电路很容易理解。SUM ' S '分两步生成:

  1. 通过xoring提供的输入'a'和'b'
  2. 然后xor b的结果与c-in一起旋转

这产生SUM和C-OUT只有当三个输入中的两个是HIGH时才为真,那么C-OUT将是HIGH。因此,我们可以利用两个半加法器电路来实现一个全加法器电路。最初,半加法器将用于将A和B加起来产生部分和,而后半加法器逻辑可用于将C-IN加到前半加法器产生的和上,从而得到最终的S输出。

如果任何一个半加法器逻辑产生一个进位,就会有一个输出进位。所以C-OUT是进位输出半加法器的OR函数。请看下面所示的完整加法器电路的实现。

完整的加法器逻辑图
完整的加法器逻辑图

实现更大的逻辑图是可能的与上述完整的加法器逻辑,一个更简单的符号主要用于表示操作。下面给出了一个一比特全加法器的简单示意图。

使用这种类型的符号,我们可以将两位相加,从下一个较低的数量级取一个进位,然后发送一个进位到下一个较高数量级。在计算机中,对于多位操作,每个位必须用一个完整的加法器表示,并且必须同时加。因此,要添加两个8位数字,需要8个全加法器,可以通过级联两个4位块形成。

使用K-Map的半加法器和全加法器

甚至半加法器的和输出和进位输出也可以用卡诺映射(K-map)方法得到。的半加法器和完整的加法器布尔表达式可以通过K-map得到。因此,下面讨论这些加法器的K-map。

半加法器K-map为

哈卡地图
哈卡地图

完整加法器K-Map为

FA K-Map
FA K-Map

SUM和进位的逻辑表达式

sum (S)的逻辑表达式可以根据表中提到的输入来确定。

= a'b'cin + a'b ccin'+ a b'cin'+ ab cin
= Cin (A ' B ' + AB) + Cin (A ' B +A B ')
= cin前或(前或b)
=(1、2、4、7)

携带(COUT)的逻辑表达可以基于表中提到的输入来确定。

= a'b cin + ab'cin + ab cin'+ abcin
= AB + BCin + ACin
= (3, 5, 6, 7)

通过上述真相表,可以获得结果,程序是:

组合电路结合了电路中的不同门,其中可以是编码器,解码器,多路复用器和多路分解器。组合电路的特性如下。

  • 任何时刻的输出只基于输入端子处存在的级别。
  • 它不使用任何内存。先前的输入状态对电路的当前状态没有任何影响。
  • 它可以有任意数量的输入和m数量的输出。

硬件描述语言(VHDL)编码

VHDL编码为全加法器包括以下。

实体full_add

端口(a:在STD_LOGIC;
b:在STD_LOGIC;
cin:在STD_LOGIC;
总和:out std_logic;
cout: out STD_LOGIC);
full_add结束;

full_add的行为是

组件哈
端口(a:在STD_LOGIC;
b:在STD_LOGIC;
sha: out STD_LOGIC;
cha: out STD_LOGIC);
结束组件;
信号s_s,c1,c2: STD_LOGIC;
开始
HA1:HA端口地图(A,B,S_S,C1);
ha端口映射(s_s,cin,sum,c2);
Cout <=c1 or c2;
端行为;

半加法器和完整加法器之间的差异是半加法器产生结果,完整的加法器使用半加法器产生其他结果。同样,虽然全加法器是两个半加法器,但全加法器是我们用于创建算术电路的实际块。

超前进位蛇

在纹波进位加法器电路的概念中,加法所必需的位可以立即得到。而每一个加法器部分都需要为前一个加法器块进位的到来保留时间。因此,产生SUM和CARRY需要更多的时间,因为电路中的每个部分都在等待输入的到来。

例如,要传递第n块的输出,它需要从第(n-1)个块接收输入。这个延迟相应地被称为传播延迟。

为了克服纹波进位加法器的延时问题,引入了一种超前进位加法器。在这里,通过使用复杂的硬件,传播延迟可以最小化。下图显示了一个使用全加法器的进位前瞻加法器。

使用全加法器超前进位
使用全加法器超前进位

真实表和相应的输出方程是

一个 B C C + 1 条件
0 0 0 0

没有携带

产生

0 0 1 0
0 1 0 0
0 1 1 1

没有携带

传播

1 0 0 0
1 0 1 1
1 1 0 1

携带

产生

1 1 1 1

进位传播方程为Pi = Ai XOR Bi,进位生成方程为Gi = Ai*Bi。用这些方程,求和和进位方程可以表示为

SUM = PI XOR CI

CI + 1 = GI + PI * CI

仅当输入AI和BI时都是1,只有在不考虑输入携带的情况下,GI只能提供携带。PI与CI至CI + 1的携带传播有关。

半加法器和完整加法器之间的差异

半加法器表和全加法器表的区别如下所示。

一半加法器 完整的加法器
半加法器(HA)是一种组合逻辑电路,用于两个1位数字相加。 全加法器(FA)是一种组合电路,该电路用于三个1位数字相加。
在HA中,一旦从前一个加工生成携带,就无法添加到下一步。 在FA中,一旦先前的加法生成进位,就可以将进位添加到下一步。
半加法器包括与门和前或门两个逻辑门。 全加法器包括两个前或门、两个或门和两个与门。
半加法器的输入位是两个,像A, B。 完整加法器中的输入位为三个,如a,b&c-in
二分加法器和进位方程为

s =a⊕b;c = a * b

全加法器逻辑表达式为

S = a⊕b⊕Cin;Cout = (a*b) + (Cin*(a⊕b))。

HA用于计算机,计算器,用于数字测量的设备等。 FA用于数字处理器,多个位添加等。

半加法器和全加法器的关键区别在下面讨论。

  • 半加法器通过添加两个二进制输入来生成总和和携带,而完整加法器用于通过添加三个二进制输入来生成和携带。半加法器和完整加法器硬件架构都不一样。
  • 区别HA和FA的主要特征是,在HA中没有将最后的添加视为其输入的交易。但是,FA会定位一个特定的输入列(比如Cin)来考虑最后一个加法的进位。
  • 两个加法器将根据电路中使用的组件显示差异。半加加法器(HA)设计,其中两个逻辑门的组合如和&ex-ant,而FA的组合设计为三个和两个XOR&1或栅极的组合。
  • 基本上,HA操作2- 2个1位输入,而FA操作3个1位输入。半加法器用于不同的电子器件进行加法运算,而全加法器用于数字处理器进行长比特的加法运算。
  • 这两个加法器的相似之处是,HA和FA都是组合数字电路,因此,它们不使用任何存储元件,如顺序电路。这些电路对于算术运算是必不可少的,以提供二进制数的加法。

使用半加法器实现全加法器

一个FA的实现可以通过两个逻辑连接的半加法器完成。这个框图可以在下面显示,它告诉一个FA使用两个半加法器的连接。
从以前计算得到的和和进位方程是

S = A ' B ' Cin + A ' BC ' in + ABCin

Cout = AB + ACin + BCin

求和方程可以写成。

Cin (A ' B ' + AB) + C ' in (A ' B + AB ')

所以,SUM = CIN ex-or(a ex-or b)

Cin (A EX-OR B) + C 'in (A EX-OR B)

= cin前或(前或b)

Cout可以这样写。

COUT = AB + ACin + BCin。

cout = ab + acin + bcin(a +̅a)

= abcin + ab + acin + a'b cin

= AB (1 + Cin) + ACin + A ' B Cin

= A B + ACin + A ' B Cin

= ab + acin(b + b')+ a'b cin

= ABCin + AB + A ' BCin + A ' BCin

= AB (Cin + 1) + AB Cin + A ' B Cin

= AB + AB ' Cin + A ' B Cin

= ab + cin(ab'+ a'b)

因此,cout = ab + cin(a ex-or b)

根据上述两个和和进位方程,FA电路可以借助两个HAs和一个OR门来实现。上面说明了一个带两个半加法器的全加法器的电路图。

使用两个半加法器的全加法器
使用两个半加法器的全加法器

使用NAND门的全加法器设计

与非门是一种通用门,用于执行任何类型的逻辑设计。带有与非门的FA电路如图所示。

FA使用NAND门
FA使用NAND门

FA是一个简单的1位加法器,如果我们想执行n位的加法,那么n no。1位FAs必须采用级联形式。

优势

半加法器和全加法器的优点包括以下。

  • 半加法器的首要目的是将两个单比特数相加
  • 全加法器具有添加前一个加法结果的进位的能力
  • 使用全加法器,可以实现加法器、多路复用器等关键电路
  • 全加法器电路消耗的功率最小
  • 全加法器优于半加法器的优点是,用全加法器来克服半加法器的缺点是因为;半加法器主要用于两个1位数字相加。一半加法器不加进位,所以为了克服这个缺点,使用了全加法器。在全加法器中,可以完成三位的相加并产生两个输出。
  • 添加剂的设计很简单,它是一个基本的构建块,以便可以轻易理解一点添加。
  • 该加法器可以通过加一个逆变器转换为半减法器。
  • 采用全加法器可获得高输出。
  • 高速
  • 提供电压缩放非常强

缺点

半加法器和完整加法器的缺点包括以下。

  • 另外,半加法器不能在携带前使用,所以不适合多比特级联加。
  • 为了克服这个缺点,FA需要添加三个1位。
  • 一旦FA以链的形式使用,如RA (Ripple Adder),则输出的驱动能力可以降低。

应用程序

半加法器和全加法器的应用包括以下方面。

  • 由于使用了加法器,所以可以在计算机内部使用ALU的半加法器完成二进制位的加法。
  • 半加法器组合可用于设计全加法器电路。
  • 半添加剂用于计算器并测量地址以及表格
  • 这些电路用于处理数字电路中的不同应用。在未来,它将在数字电子学中扮演关键角色。
  • FA电路用作许多大电路中的元件,例如纹波携带加法器。此加法器同时添加位数。
  • FAs在算术逻辑单元(ALU)中的应用
  • FAS用于与GPU(图形处理单元)等图形相关的应用中使用
  • 这些在乘法电路中用于执行执行乘法运算。
  • 在计算机中,为了生成内存地址和建立对后续指令的程序对位,算术逻辑单元使用全加法器。

因此,每当两个二进制数相加时,这两个数字首先相加的是最小位。这个过程可以通过半加法器执行,因为最简单的n/w允许两个1位数字相加。这个加法器的输入是二进制数字,而输出是和(S)和进位(C)。

只要包含位数,那么HA网络就仅仅用来连接最小的位数,因为HA不能添加来自早期类的进位号。全加法器可定义为所有数字运算装置的基。这是用于添加三个1位数的数字。这个加法器包括三个输入,如A、B和Cin,而输出是Sum和Cout。

相关的概念

半加法器和全加法器的相关概念只是不坚持一个目的。它们在许多应用中具有广泛的应用,并且提到了一些相关的相关信息:

  • 半加法器和完整加法器IC号码
  • 8位加法器的开发
  • 什么是半加器预防措施?
  • 一个纹波进位加法器的JAVA Applet

因此,这是关于半加法器和全加法器理论在给出真值表和逻辑图的基础上,给出了利用半加法器电路设计全加法器的方法。的许多半加法器和全加法器PDF提供这些概念的高级信息的文档是可用的。知道这一点更重要4位全加法器是如何实现的

19日的评论

  1. Preethi G N. 说:

    先生很容易理解,谢谢先生

  2. Pavan Staya Sreeni Vas 说:

    hiìii.
    不错的
    提供更多有关主题的信息
    好的谢谢问

  3. 这个主题,在我看不到我的网站上没有完全了解的话......很棒的工作..我同意了。

  4. 购买osrs金reddit 说:

    非常有趣的信息!完美,正是我一直在寻找的!

    1. 塔伦阿加瓦尔 说:


      我衷心感谢您对我的文章的善意
      如有任何帮助,请发送电子邮件给我们team@elprocus.com

  5. payal伤害 说:

    哦,先生,这是个很有趣的话题

    1. 塔伦阿加瓦尔 说:

      嗨Payal.
      谢谢你的夸奖
      如有任何帮助,请发送电子邮件给我们team@elprocus.com

  6. 拉贾米乌斯曼 说:

    先生,这对我太好了
    伟大的工作和伟大的知识....
    谢谢

  7. 阿卜杜拉 说:

    这是一个非常有趣和有益的文章。感谢分享。

  8. Daniyal Khan. 说:

    thnx先生,它是可以理解的

  9. 阿里·拉扎·汗 说:

    请告诉我一半和全部的加法的特征
    以及日常生活中蝰蛇的使用

  10. LAKHAN LAL. 说:

    谢谢你先生

  11. 安南 说:

    这是惊人的,先生........
    真的可以理解
    谢谢你先生

  12. 金安德拉耆那教 说:

    我们如何利用nand或nor门制作半加法器和全加法器…
    先生请回复..

  13. janvi 说:

    干得好,先生,非常感谢

添加评论